

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-307961

(43)Date of publication of application : 02.11.2000

(51)Int.Cl.

H04N 5/335

H01L 27/148

(21)Application number : 11-109477

(71)Applicant : SONY CORP

(22)Date of filing : 16.04.1999


(72)Inventor : TANAKA HIROAKI

(54) SOLID-STATE IMAGE PICKUP DEVICE, ITS DRIVING METHOD AND CAMERA SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the overflow of a signal charge after being added from occurring without increasing the frequency of a vertical transfer clock by reducing the number of output lines to half, doubling a frame rate against a 1st operation mode and setting the saturation signal charge quantity of a sensor part in a 2nd operation mode to half quantity when the 1st operation mode is carried out.

SOLUTION: The number of output lines is reduced to half compared with the case where a signal charge is subjected to independently vertical transfer without being added by adding the signal charge read from a sensor part 11, e.g. for two pixels in a vertical transferring part 13 when an addition read mode is set and subsequently performing vertical transfer of it. Since a frame rate becomes double to a frame read mode to be able to output information of all pixels in this way, image quality and sensitivity can be improved. Furthermore, the overflow of the signal charge can be prevented by setting the saturation signal charge quantity of the part 11 to 1/2 of the frame read mode when the addition read mode is set.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2000-307961
(P2000-307961A)

(43)公開日 平成12年11月2日(2000.11.2)

(51)Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
H 0 4 N 5/335		H 0 4 N 5/335	F 4 M 1 1 8
H 0 1 L 27/148		H 0 1 L 27/14	P 5 C 0 2 4
			B

審査請求 未請求 請求項の数 9 O L (全 19 頁)

(21)出願番号 特願平11-109477

(22)出願日 平成11年4月16日(1999.4.16)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 田中 弘明

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(74)代理人 100086298

弁理士 船橋 國則


Fターム(参考) 4M118 AA10 AB01 BA12 BA13 CA03
DB01 DB06 DB07 DB08 DB11
FA06 FA13 FA35 FA50 GC09
5C024 AA01 CA16 CA24 FA01 FA11
GA11 GA16 GA45 GA48 JA21

(54)【発明の名称】 固体撮像装置およびその駆動方法並びにカメラシステム

(57)【要約】

【課題】 水平転送部内で例えば2ライン分の信号電荷の加算を行う場合、限られた水平ブランキング期間内に2ライン分の信号電荷のライン転送を行うためには、その転送速度を2倍に上げる必要がある。

【解決手段】 フレーム読み出しモードと加算読み出しモードの2つの動作モードをとり得るCCD撮像素子10を備えた固体撮像装置またはカメラシステムにおいて、加算読み出しモードの設定時に、センサ部11から読み出した信号電荷を垂直転送部13内で例えば2画素分を加算した後垂直転送するとともに、加算読み出しモード時のセンサ部11の飽和信号電荷量をフレーム読み出しモード時の約1/2に設定するように、これに対応した電圧値の基板バイアス V_{sub2} を基板バイアス発生回路20で生成し、これを半導体基板18に印加する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項 1】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子と、

前記複数のセンサ部から読み出された信号電荷を独立に垂直転送する第 1 の動作モードと、前記垂直転送部中で n 画素 ($n \geq 2$) 分の信号電荷を加算して垂直転送する第 2 の動作モードとを選択的に設定して前記固体撮像素子を駆動する駆動手段と、

前記第 2 の動作モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/n$ に設定する飽和信号電荷量設定手段とを備えたことを特徴とする固体撮像装置。

【請求項 2】 前記駆動手段は、前記第 2 の動作モード時に、前記垂直転送部中で n 画素分の信号電荷を加算して垂直転送した後に、前記水平転送部中で m ライン ($m \geq 2$) 分の信号電荷を加算して水平転送するように駆動し、

前記飽和信号電荷利用設定手段は、前記第 2 の動作モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/(n \times m)$ に設定することを特徴とする請求項 1 記載の固体撮像装置。

【請求項 3】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子と、

前記複数のセンサ部から読み出された信号電荷を独立に垂直転送する第 1 の動作モードと、前記センサ部から所定の繰り返し単位の画素のみの信号電荷を読み出した後、前記垂直転送部中および前記水平転送部中の少なくとも一方で N 画素 ($N \geq 2$) 分の信号電荷を加算して転送する第 2 の動作モードとを選択的に設定して前記固体撮像素子を駆動する駆動手段と、

前記第 2 の動作モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/N$ に設定する飽和信号電荷量設定手段とを備えたことを特徴とする固体撮像装置。

【請求項 4】 前記駆動手段は、前記第 2 の動作モード時に、前記垂直転送部中で n 画素分の信号電荷を加算して垂直転送し、その後前記水平転送部中で m ライン ($m \geq 2$) 分の信号電荷を加算して水平転送するように駆動し、

前記飽和信号電荷利用設定手段は、前記第 2 の動作モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/(n \times m)$ に設定することを特徴とする請求項 3 記載の固体

撮像装置。

【請求項 5】 前記駆動手段は、前記第 2 の動作モードとして、前記水平転送部中で x ライン ($x \geq 2$) 分の信号電荷を加算して水平転送する第 1 のライン加算モードと、 y ライン ($y \geq x$) 分の信号電荷を加算して水平転送する第 2 のライン加算モードとの少なくとも 2 種類のモードを設定し、

前記飽和信号電荷利用設定手段は、前記第 1 のライン加算モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/x$ に設定し、前記第 2 のライン加算モード時の前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/y$ に設定することを特徴とする請求項 4 記載の固体撮像装置。

【請求項 6】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子を備えた固体撮像装置において、

前記固体撮像素子の動作モードとして、前記複数のセンサ部から読み出された信号電荷を独立に垂直転送する第 1 の動作モードと、前記垂直転送部中で n 画素 ($n \geq 2$) 分の信号電荷を加算して垂直転送する第 2 の動作モードとを選択的に設定し、

前記第 2 の動作モード時には、前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/n$ に設定することを特徴とする固体撮像装置の駆動方法。

【請求項 7】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子を備えた固体撮像装置において、前記固体撮像素子の動作モードとして、前記複数のセンサ部から読み出された信号電荷を独立に垂直転送する第 1 の動作モードと、前記センサ部から所定の繰り返し単位の画素のみの信号電荷を読み出した後、前記垂直転送部中および前記水平転送部中の少なくとも一方で N 画素 ($N \geq 2$) 分の信号電荷を加算して転送する第 2 の動作モードとを選択的に設定し、

前記第 2 の動作モード時には、前記センサ部の飽和信号電荷量を前記第 1 の動作モード時の前記センサ部の飽和信号電荷量の約 $1/N$ に設定することを特徴とする固体撮像装置の駆動方法。

【請求項 8】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子と、

前記複数のセンサ部から読み出された信号電荷を独立に

垂直転送する第1の動作モードと、前記垂直転送部中で n 画素 ($n \geq 2$) 分の信号電荷を加算して垂直転送する第2の動作モードとを選択的に設定して前記固体撮像素子を駆動する駆動手段と、

前記第2の動作モード時の前記センサ部の飽和信号電荷量を前記第1の動作モード時の前記センサ部の飽和信号電荷量の約 $1/n$ に設定する飽和信号電荷量設定手段とを備えたことを特徴とするカメラシステム。

【請求項9】 行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平転送する水平転送部とを有する固体撮像素子と、

前記複数のセンサ部から読み出された信号電荷を独立に垂直転送する第1の動作モードと、前記センサ部から所定の繰り返し単位の画素のみの信号電荷を読み出した後、前記垂直転送部中および前記水平転送部中の少なくとも一方で N 画素 ($N \geq 2$) 分の信号電荷を加算して転送する第2の動作モードとを選択的に設定して前記固体撮像素子を駆動する駆動手段と、

前記第2の動作モード時の前記センサ部の飽和信号電荷量を前記第1の動作モード時の前記センサ部の飽和信号電荷量の約 $1/N$ に設定する飽和信号電荷量設定手段とを備えたことを特徴とするカメラシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、固体撮像装置およびその駆動方法並びにカメラシステムに関し、特に電荷転送部内において信号電荷の加算を行う構成の固体撮像装置およびその駆動方法、並びに当該固体撮像装置を撮像デバイスとして用いるカメラシステムに関する。

【0002】

【従来の技術】 近年、固体撮像装置、特に CCD (Charge Coupled Device) 撮像素子を撮像デバイスとして用いたデジタルスチルカメラが急速に普及しつつある。このデジタルカメラにおいて、静止画を撮影する場合には解像度を優先するため、全画素の信号電荷を同一時刻に一齐に読み出し、かつ各画素の信号電荷を独立に転送するいわゆる全画素読み出し方式、あるいは奇数ラインと偶数ラインの各画素の信号電荷をフィールドごとに交互に読み出し、かつ各画素の信号電荷を独立に転送するいわゆるフレーム読み出し方式の CCD 撮像素子が用いられる。

【0003】 図24は、このフレーム読み出し動作の概念図である。ここでは、一例として、原色 2×2 配列のカラーフィルタを用いた場合を例に採って示している。また、図25に4相の垂直転送クロック $\phi V1 \sim \phi V4$ の垂直同期タイミングを、図26に水平同期タイミングをそれぞれ示している。

【0004】 これに対して、オートフォーカス (AF)

制御、オートホワイトバランス (AWB) 制御、自動露光 (AE) 制御等の処理を行う際に、静止画と同様の動作モードを使用すると、各種の自動制御装置の応答速度の点で好ましくなく、特に高画素化した CCD 撮像素子を用いた場合には、より応答速度が遅くなる問題がある。また、撮影画像を液晶モニタ等でモニタリングする場合にも、静止画と同様の動作モードを使用するとフレームレートが遅いため、なめらかな動画を得ることができないので好ましくない。

10 【0005】 フレームレートを高くする一つの方法として、CCD 撮像素子の出力信号のデータレートを高くする方法が挙げられる。しかしながら、出力信号のデータレートを高くするためには、サンプリングレート変換器を設ける必要が生じ、またクロック周波数が高くなることに伴って、消費電力が増大したり、使用部品のコストが上昇したり、さらには S/N が劣化するなどの新たな問題が生じる。したがって、CCD 撮像素子の出力信号のデータレートを上げる方法を採用するのは好ましくない。

20 【0006】 一方、画素から信号電荷を読み出すための読み出しゲート部に対して、所定の繰り返し単位ごとに読み出しパルスを加して、一部のラインの画素の信号電荷のみを垂直転送部へ読み出すことによって、出力するライン数を減らしてより高速の撮像信号を得る（即ち、フレームレートを上げる）いわゆるライン間引き動作がある。

【0007】 図27は、このライン間引き動作の概念図である。ここでは、一例として、原色 2×2 配列のカラーフィルタを用い、垂直8画素中2画素のみの信号電荷を読み出す場合を例に採って示している。また、図28に4相の垂直転送クロック $\phi V1 \sim \phi V4$ の垂直同期タイミングを、図29に水平同期タイミングをそれぞれ示している。なお、ライン間引き動作では、1相目、3相目の垂直転送クロック $\phi V1$ 、 $\phi V3$ については、2系統の $\phi V1A/\phi V1B$ 、 $\phi V3A/\phi V3B$ が発生されることになる。

【0008】 このライン間引き動作では、行方向（垂直方向）において8画素を繰り返し単位とし、この8画素のうちの2画素のみの信号電荷を読み出し、水平ブランキング期間内で2ライン分の垂直転送を行い、信号電荷の存在するパケットと空のパケットを加算する。これにより、先のフレーム読み出し動作に対して、出力ライン数は $1/4$ になるが、フレームレートを4倍に向上させることができる。このとき、水平転送部内で2ライン分の信号電荷を加算するが、信号電荷の存在するパケットと空のパケットを加算するため、センサ部の飽和信号電荷量はフレーム読み出し動作の場合と同等となる。

【0009】 このライン間引き動作によれば、データレートを高くせずに、より高速の撮像信号を得ることが可能になる。しかしながら、このライン間引き動作を用い

た場合には、出力ライン数を間引いてしまうため、画質が劣化したり、より画素数が多い CCD 撮像素子では間引くライン数を増やす必要が生じ、さら画質が劣化してしまうという問題がある。

【0010】また、AF、AWB、AE等の各種自動制御の処理を行う際、あるいは液晶モニタ等でのモニタリングを行う際に、フレームレートを上げるための他の方法として、ラインを間引くのではなく、垂直転送部内において信号電荷を画素間で加算（以下、画素加算と称す）したり、あるいは水平転送部内において信号電荷をライン間で加算（以下、ライン加算と称す）したりする方法もある。

【0011】この方法によれば、画素加算あるいはライン加算を行うことによって出力ライン数を削減することになるため、ライン間引き動作のように出力されないラインの信号電荷を捨ててしまう場合よりも、画質を向上できるとともに、感度を向上できるというメリットがある。

【0012】その反面、垂直転送部中あるいは水平転送部中の電荷量が、加算（混合）する画素数倍あるいはライン数倍に増加することになり、画素が飽和またはそれに近い状態では、垂直転送部内あるいは水平転送部内で信号電荷が溢れてしまうという問題がある。この問題を解消するには、加算する画素数あるいはライン数倍の電荷が取り扱えるように、垂直転送部あるいは水平転送部を設計することが考えられるが、その場合には逆に垂直あるいは水平転送クロックの駆動電圧を高くせざるを得なくなり、その結果、消費電力の増大を招くことになる。

【0013】また、垂直転送部あるいは水平転送部について従来のままの設計では、センサ部（画素）の飽和信号電荷量が画素加算を行うモードで決まってしまうため、画素加算あるいはライン加算を行わないで、各画素の信号電荷を独立に転送するモードのセンサ部の飽和信号電荷量は、加算する画素数を X とすると、約 $1/X$ になってしまう。しかし、センサ部の飽和信号電荷量を減少させることは、 S/N やダイナミックレンジ等の特性を悪化させるため、特に画質優先の静止画撮影時のモードで行うことは好ましくない。

【0014】上述したことを踏まえて、水平転送部でライン加算を行うことを前提とし、モニタリングモード時に、センサ部の飽和信号電荷量を静止画モード時の飽和信号電荷量の約半分に設定することにより、ライン加算を行うことに伴って水平転送部内で加算された信号電荷が溢れるのを未然に防止するようにした固体撮像装置が提案されている（例えば、特開平 5-91417 号公報参照）。

【0015】

【発明が解決しようとする課題】しかしながら、上記の従来技術では、モニタリングモード時に、センサ部の飽

和信号電荷量を約半分に設定することで、ライン加算に伴う水平転送部内での信号電荷の溢れを防止することはできるが、ライン加算は水平ブランキング期間内において垂直転送部から水平転送部へ 2 ライン分の信号電荷をライン転送することによって行われるため、次のような問題が発生する。

【0016】すなわち、水平ブランキング期間は限られた期間であるために、この限られた水平ブランキング期間内に 2 ライン分の信号電荷のライン転送を行うためには、その転送速度を 2 倍に上げる必要がある。ライン転送の転送速度を 2 倍に上げるということは、垂直転送部を駆動する垂直転送クロックの周波数を 2 倍に上げることであり、その結果、垂直転送クロックの周波数が高くなることに伴って、伝播遅延等によって垂直転送部中における取り扱い電荷量が不足し、画素が飽和またはそれに近い状態では、信号電荷が溢れてしまったり、不要輻射等の問題が発生することになる。

【0017】本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、垂直転送クロックの周波数を高くすることなく、電荷転送部内での信号電荷の加算（混合）に伴う信号電荷の溢れを未然に防止できるようにした固体撮像装置およびその駆動方法並びにカメラシステムを提供することにある。

【0018】

【課題を解決するための手段】上記目的を達成するために、本発明では、行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読み出された信号電荷を垂直転送する垂直転送部と、この垂直転送部から移された信号電荷を水平転送する水平転送部とを有する固体撮像素子を備え、この固体撮像素子の動作モードとして、複数のセンサ部から読み出された信号電荷を独立に垂直転送する第 1 の動作モードと、垂直転送部中で n 画素 ($n \geq 2$) 分の信号電荷を加算して垂直転送する第 2 の動作モードとを択一的に設定し、第 2 の動作モード時には、センサ部の飽和信号電荷量を第 1 の動作モード時の飽和信号電荷量の約 $1/n$ に設定するようにする。

【0019】上記の構成において、第 2 の動作モードでは、垂直転送部中で例えば 2 画素分の信号電荷を加算して垂直転送することで、加算することなく独立に垂直転送する第 1 の動作モードの場合に比べて、垂直転送クロックの周波数を上げずに、出力ライン数を $1/2$ にできる。その結果、フレームレートが第 1 の動作モードに対して 2 倍となる。しかも、第 2 の動作モード時のセンサ部の飽和信号電荷量を第 1 の動作モード時の飽和信号電荷量の約 $1/2$ に設定することで、加算後の信号電荷量が第 1 の動作モードで読み出された信号電荷量と等しくなる。したがって、画素加算に伴って垂直転送部および水平転送部で信号電荷が溢れるのを未然に防止できる。

【0020】本発明ではさらに、行列状に配列されて光電変換を行う複数のセンサ部と、これらセンサ部から読

み出された信号電荷を垂直転送する垂直転送部と、この垂直転送部から移された信号電荷を水平転送する水平転送部とを有する固体撮像素子を備え、この固体撮像素子の動作モードとして、複数のセンサ部から読み出された信号電荷を独立に垂直転送する第1の動作モードと、複数のセンサ部から所定の繰り返し単位の画素のみの信号電荷を読み出した後、垂直転送部中および水平転送部中の少なくとも一方でN画素($N \geq 2$)分の信号電荷を加算して転送する第2の動作モードとを択一的に設定し、第2の動作モード時には、センサ部の飽和信号電荷量を第1の動作モード時の飽和信号電荷量の約 $1/N$ に設定するようにする。

【0021】上記の構成において、第2の動作モードでは、行方向において例えば4画素を繰り返し単位として、そのうちの2画素の信号電荷を間引くとともに、読み出した信号電荷を垂直転送部中および水平転送部中の少なくとも一方で加算することで、加算することなく独立に垂直転送する第1の動作モードの場合に比べて、出力ライン数を $1/4$ にできる。その結果、フレームレートが第1の動作モードに対して4倍となる。しかも、第2の動作モード時のセンサ部の飽和信号電荷量を第1の動作モード時の飽和信号電荷量の約 $1/2$ に設定することで、加算後の信号電荷量が第1の動作モードで読み出された信号電荷量と等しくなる。したがって、画素加算に伴って垂直転送部および水平転送部で信号電荷が溢れるのを未然に防止できる。

【0022】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の第1実施形態に係る固体撮像装置を示す概略構成図である。なお、本実施形態では、インターライン転送(IT)方式のCCD撮像素子を用いた場合を例に採って説明するものとする。

【0023】図1において、行列状に配列され、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部11と、これらセンサ部11の垂直列ごとに設けられ、各センサ部11から読み出しゲート部12によって読み出された信号電荷を垂直転送するCCDからなる複数本の垂直転送部13とによって撮像エリア14が構成されている。

【0024】この撮像エリア14において、センサ部11は例えばPN接合のフォトダイオードからなっている。このセンサ部11に蓄積された信号電荷は、読み出しゲート部12に後述する読み出しパルスが印加されることによって垂直転送部13に読み出される。垂直転送部13は、例えば4相の垂直転送クロック $\phi V1 \sim \phi V4$ によって転送駆動され、読み出された信号電荷を水平ブランキング期間内において1走査線(1ライン)に相当する部分ずつ順に垂直方向に転送する。

【0025】ここで、垂直転送部13において、1相目

および3相目の転送電極は、読み出しゲート部12のゲート電極を兼ねている。このことから、4相の垂直転送クロック $\phi V1 \sim \phi V4$ のうち、1相目の転送クロック $\phi V1$ と3相目の転送クロック $\phi V3$ が低レベル(以下、“L”レベルと称す)、中間レベル(以下、“M”レベルと称す)および高レベル(以下、“H”レベルと称す)の3値をとるように設定されており、その3値目の“H”レベルのパルスが読み出しゲート部12の読み出しパルスXSGとなる。

10 【0026】撮像エリア14の図面上の下側には、CCDからなる水平転送部15が配されている。この水平転送部15には、複数本の垂直転送部13から1ラインに相当する信号電荷が順次転送される。水平転送部15は、例えば2相の水平転送クロック $\phi H1, \phi H2$ によって転送駆動され、複数本の垂直転送部13から移された1ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。

【0027】水平転送部15の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部16が設けられている。この電荷電圧変換部16は、水平転送部15によって水平転送されてきた信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体からの光の入射量に応じたCCD出力VOUTとして出力端子17から導出される。

【0028】上述したセンサ部11、読み出しゲート部12、垂直転送部13、水平転送部15および電荷電圧変換部16等は半導体基板(以下、単に基板と称す)18上に形成される。以上により、インターライン転送方式のCCD撮像素子10が構成されている。

30 【0029】このCCD撮像素子10を駆動するための先述した垂直転送クロック $\phi V1 \sim \phi V4$ および水平転送クロック $\phi H1, \phi H2$ は、タイミング発生回路19で発生される。このタイミング発生回路19は、CCD撮像素子10を駆動する駆動手段として機能し、垂直転送クロック $\phi V1 \sim \phi V4$ や水平転送クロック $\phi H1, \phi H2$ 以外にも、電子シャッタ時に、センサ部11の各々に蓄積された信号電荷を、一斉に基板18に掃き出すために当該基板18に印加するシャッタパルス ϕSUB などの各種のタイミング信号をも適宜発生する構成となっている。

40 【0030】基板18の外には、当該基板18をバイアスするバイアス電圧(以下、基板バイアスと称す) V_{sub} を発生する基板バイアス発生回路20が設けられている。この基板バイアス発生回路20で生成された基板バイアス V_{sub} は、ダイオードDを経た後端子21を介して基板18に印加される。この基板バイアス V_{sub} の電圧値により、CCD撮像素子10のセンサ部11の飽和信号電荷量が決まる。その原理については後述する。

50 【0031】一方、タイミング発生回路19で発生され

るシャッタパルス ϕ SUBは、コンデンサCで直流カットされた後、端子21を介して基板18に印加される。端子21とグランドとの間には抵抗Rが接続されている。なお、ダイオードDは、シャッタパルス ϕ SUBの“L”レベルを基板バイアス V_{sub} の直流レベルにクランプする作用をなす。

【0032】なお、本例では、基板バイアス発生回路20を基板18の外部に設ける構成を採っているが、基板バイアス発生回路20をダイオードDと共に基板18上に形成する構成を採ることも可能である。

【0033】この基板バイアス発生回路20は、動作モードに応じて基板バイアス V_{sub} の電圧値を変えることで、センサ部11の飽和信号電荷量を例えば2段階に切り換える飽和信号電荷量設定手段として機能する。すなわち、一例として、各フィールドごとに1ラインおきに信号電荷を読み出すフレーム読み出しモードと、垂直転送部13内で n 画素($n \geq 2$)の信号電荷を加算して垂直転送する加算読み出しモードとで異なる電圧値の基板バイアス V_{sub} を発生するようになっている。

【0034】具体的には、基板バイアス発生回路20は、図2に示すように、制御電圧DCINが“L”レベルとなるフレーム読み出しモードでは基板バイアス V_{sub1} を発生し、制御電圧DCINが“H”レベルとなる加算読み出しモードでは基板バイアス V_{sub1} よりも高い電圧値の基板バイアス V_{sub2} を発生する。ここで、フレーム読み出しモード時の基板バイアス V_{sub1} の電圧値は、デバイス個々の製造ばらつきに伴うセンサ部11における後述するオーバーフローバリアのポテンシャルのばらつきを考慮して基板18ごとに最適値に設定される。

【0035】これに対して、加算読み出しモード時の基板バイアス V_{sub2} の電圧値は、垂直転送部13内で n 画素分の信号電荷の加算が行われる場合、センサ部11の飽和信号電荷量がフレーム読み出しモード時の飽和信号電荷量の約 $1/n$ になるように設定される。このように、加算読み出しモード時には、基板バイアス発生回路20からフレーム読み出しモード時の基板バイアス V_{sub1} よりも高い電圧値の基板バイアス V_{sub2} が発生されることで、センサ部11の飽和信号電荷量がフレーム読み出しモード時の約 $1/n$ になる。

【0036】図3は、センサ部11の周辺の基板深さ方向の構造を示す断面図である。図3において、例えばN型の基板18の表面にP型のウェル領域31が形成されている。このウェル領域31の表面には N^+ 型の信号電荷蓄積領域32が形成され、さらにその上に P^+ 型の正孔蓄積領域33が形成されることにより、いわゆるHAD（正孔蓄積ダイオード）構造のセンサ部11が構成されている。

【0037】このセンサ部11に蓄積される信号電荷 e の電荷量は、図4のポテンシャル分布図に示すように、

P型のウェル領域31で構成されるオーバーフローバリアOFBのポテンシャルバリアの高さによって決定される。すなわち、このオーバーフローバリアOFBは、センサ部11に蓄積される飽和信号電荷量 Q_s を決めるものであり、蓄積電荷量がこの飽和信号電荷量 Q_s を越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板18側へ掃き出される。

【0038】以上により、いわゆる縦型オーバーフロードレイン構造のセンサ部11が構成されている。縦型オーバーフロードレイン構造においては、基板18がオーバーフロードレインとなる。このセンサ部11において、飽和信号電荷量 Q_s は、デバイスの S/N 特性、垂直転送部13の取り扱い電荷量などによって決定されるが、製造ばらつきにより、オーバーフローバリアOFBのポテンシャルがばらつくことになる。

【0039】このオーバーフローバリアOFBのポテンシャルは、先述した基板バイアス V_{sub} の電圧値によって決まる。換言すれば、基板バイアス V_{sub} の電圧値により、センサ部11の飽和信号電荷量 Q_s が設定される。したがって、先述したように、加算読み出し動作モード時には、基板バイアス V_{sub2} の電圧値がフレーム読み出し動作モード時よりも高くなることにより、その分だけオーバーフローバリアOFBのポテンシャルが深くなるため、センサ部11の飽和信号電荷量 Q_s が約 $1/n$ になるのである。

【0040】センサ部11の横方向には、読み出しゲート部12を構成するP型領域34を介して N^+ 型の信号電荷転送領域35および P^+ 型のチャネルストップ領域36が形成されている。信号電荷転送領域35の下には、スミア成分の混入を防止するための P^+ 型の不純物拡散領域37が形成されている。さらに、信号電荷転送領域35の上方には、ゲート絶縁膜38を介して例えば多結晶シリコンからなる転送電極39が配されることにより、垂直転送部13が構成されている。転送電極39は、P型領域34の上方に位置する部分が、読み出しゲート部12のゲート電極を兼ねている。

【0041】垂直転送部13の上方には、転送電極39を覆うようにして層間膜40を介してA1（アルミニウム）遮光膜41が形成されている。このA1遮光膜41は、センサ部11において選択的にエッチング除去されており、外部からの光Lはこのエッチング除去によって形成された開口42を通してセンサ部11内に入射する。そして、基板18には、センサ部11の飽和信号電荷量 Q_s を決める基板バイアス V_{sub} （ V_{sub1}/V_{sub2} ）が、端子21を介して与えられるようになっている。

【0042】次に、上記構成の第1実施形態に係る固体撮像装置における各動作モードでの動作について説明する。

【0043】（第1具体例）第1具体例に係る固体撮像

装置では、色分離が可能なように、図1のCCD撮像素子10として、図5に示すように、補色（例えば、Mg（マゼンタ）、Cy（シアン）、G（グリーン）、Ye（イエロー））の2×4配列のカラーフィルタを有するCCD撮像素子を用いるものとする。また、簡単のために、2列9行の画素配列の場合を例に採って示している。

【0044】そして、このCCD撮像素子10に対して、奇数ラインと偶数ラインの各画素の信号電荷をフィールドごとに交互に読み出し、かつ各画素の信号電荷を独立に転送するフレーム読み出しモードと、各画素から読み出した信号電荷を垂直転送部13中で例えば2画素分を加算して垂直転送する加算読み出しモードの2つの動作モードが、タイミング発生回路19で発生される各種のタイミング信号によって設定されるようになっている。

【0045】まず、フレーム読み出しモードが設定されると、図1において、基板バイアス発生回路20に対して“L”レベルの制御電圧DCIN（図2を参照）が与えられる。すると、基板バイアス発生回路20は、センサ部11のオーバーフローバリアのポテンシャルのばらつきを考慮して基板18ごとに最適値に設定された基板バイアスVsub1を発生する。この基板バイアスVsub1は、端子21を介して基板18に印加される。

【0046】このように、基板18を基板バイアスVsub1によってバイアスした状態において、静止画モードを実現するためにフレーム読み出し動作が行われる。すなわち、奇数ラインと偶数ラインの各画素の信号電荷をフィールドごとに交互に読み出し、かつ各画素の信号電荷を独立に垂直転送し、さらに水平転送する動作が行われる。このフレーム読み出し動作は周知であることから、ここでは、その詳細な動作説明については省略するものとする。

【0047】次に、加算読み出しモードが設定されると、基板バイアス発生回路20に対して“H”レベルの制御電圧DCIN（図2を参照）が与えられる。すると、基板バイアス発生回路20は、垂直転送部13中での2画素加算に対応した電圧値の基板バイアスVsub2を発生する。この基板バイアスVsub2は、端子21を介して基板18に印加される。このように、垂直転送部13中での2画素加算に対応した電圧値の基板バイアスVsub2で基板18をバイアスすることで、この加算読み出しモード時のセンサ部11の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。

【0048】ここで、この加算読み出しモード時の動作について、図6および図7のタイミングチャートを用いて説明する。図6は4相の垂直転送クロックφV1～φV4の垂直同期タイミングを、図7は水平同期タイミングをそれぞれ示している。

【0049】まず、図6のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目、3相目の垂直転送クロックφV1、φV3に“H”レベルの読み出しパルスXSGが立つことで、全てのセンサ部11の信号電荷が垂直転送部13に読み出され、かつ垂直転送部13内において行方向にて隣り合う2画素間で信号電荷が加算される。具体的には、図5から明らかなように、1行目の各画素と2行目の各画素について、3行目の各画素と4行目の各画素について、5行目の各画素と6行目の各画素について、……という具合に、垂直転送部13内において信号電荷の2画素加算が行われる。

【0050】そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期間において、4相の垂直転送クロックφV1～φV4の図7に示すタイミング関係によって1ライン分の垂直転送（ラインシフト）が行われる。これにより、垂直転送部13から水平転送部15に対して、信号電荷が1ライン分ずつ転送される。その後、1ライン分の信号電荷は、水平転送部15によって順に水平転送され、電荷電圧変換部16で信号電圧に変換されてCCD出力VOU Tとして出力される。

【0051】上述したように、フレーム読み出しモードと加算読み出しモードの2つの動作モードをとり得るCCD撮像素子10を備えた固体撮像装置において、加算読み出しモードの設定時に、センサ部11から読み出した信号電荷を垂直転送部13内で例えば2画素分を加算した後垂直転送するようにしたことにより、信号電荷を加算することなく独立に垂直転送する場合に比べて出力ライン数が1/2になるため、フレームレートがフレーム読み出しモードに対して2倍になり、また全画素の情報出力できるため、画質および感度を向上できる。

【0052】しかも、加算読み出しモードの設定時には、センサ部11の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部13内で加算した2画素分の信号電荷との各電荷量が等しくなるので、センサ部11が飽和またはそれに近い状態にあっても、2画素加算に伴って垂直転送部13内および水平転送部15内で信号電荷が溢れるのを未然に防止できる。

【0053】さらに、CCD撮像素子10においては、構造上、何ら変更を加えていなく、基板18に与える基板バイアスVsubを動作モードに応じて切り換えるだけの構成であることから、フレーム読み出しモード時の飽和信号電荷量は従来と変わらないため、フレーム読み出し動作による静止画撮像時の画質としても、従来と同じ画質を得ることができる。

【0054】なお、上記第1具体例では、加算読み出しモードの際に、垂直転送部13内で2画素加算を行うと

したが、2画素加算に限られるものではなく、3画素以上の信号電荷を垂直転送部13内で加算することも可能である。この場合、加算する画素数を n 個($n \geq 2$)とした場合、基板バイアス発生回路20で発生される基板バイアス V_{sub2} で決まるセンサ部11の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約 $1/n$ に設定することで、画素加算に伴う垂直転送部13内および水平転送部15内での信号電荷の溢れを防止できる。

【0055】また、上記第1具体例では、垂直転送部13内でのみ信号電荷の加算を行う構成としたが、垂直転送部13内での画素加算に加えて、水平転送部15内でのライン加算を行うようにすることも可能である。一例として、垂直転送部13内2画素加算+水平転送部15内2ライン加算の場合の加算読み出し動作について、第2の具体例として以下に説明する。

【0056】(第2具体例)第2具体例に係る固体撮像装置では、色分離が可能なように、図1のCCD撮像素子10として、図8に示すように、補色の 2×8 配列のカラーフィルタを有するCCD撮像素子を用いるものとする。また、簡単のために、3列9行の画素配列の場合を例に採って示している。

【0057】まず、加算読み出しモードが設定されると、基板バイアス発生回路20に対して“H”レベルの制御電圧 $DCIN$ (図2を参照)が与えられる。すると、基板バイアス発生回路20は、加算する画素数に対応した電圧値の基板バイアス V_{sub2} を発生する。本例では、垂直転送部13内で2画素分、水平転送部15で2ライン(=2画素)分の信号電荷を加算することから、4(=2×2)画素分の信号電荷の加算に対応して

基板バイアス V_{sub2} の電圧値が設定される。

【0058】このように、垂直転送部13内および水平転送部15内での計4画素分の信号電荷の加算に対応した電圧値の基板バイアス V_{sub2} で基板18をバイアスすることで、この加算読み出しモード時のセンサ部11の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約 $1/4$ に設定される。

【0059】ここで、この垂直転送部13内2画素加算+水平転送部15内2ライン加算の場合の加算読み出しモード時の動作について、図9および図10のタイミングチャートを用いて説明する。図9は4相の垂直転送クロック $\phi V1 \sim \phi V4$ の垂直同期タイミングを、図10は水平同期タイミングをそれぞれ示している。

【0060】まず、図9のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目、3相目の垂直転送クロック $\phi V1$ 、 $\phi V3$ に“H”レベルの読み出しパルス XSG が立つことで、全てのセンサ部11の信号電荷が垂直転送部13に読み出され、かつ垂直転送部13内において行方向にて隣り合う2画素間で信号電荷が加算される。具体的には、図8から明らか

なように、1行目の各画素と2行目の各画素について、3行目の各画素と4行目の各画素について、5行目の各画素と6行目の各画素について、……という具合に、垂直転送部13内において信号電荷の2画素加算が行われる。

【0061】そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期間において、4相の垂直転送クロック $\phi V1 \sim \phi V4$ の図10に示すタイミング関係によって2ライン分の信号電荷について垂直転送が行われる。これにより、垂直転送部13から水平転送部15に対して、2ライン分の信号電荷が続けて転送される。

【0062】この2ライン分の信号電荷が垂直転送部13から水平転送部15に転送されるとき、図10のタイミングチャートから明らかなように、先の1ライン分の信号電荷が転送された直後に、2相の水平転送クロック $\phi H1$ 、 $\phi H2$ が1クロック分出力されることで、水平転送部15では1パケット分の水平転送(以下、これを1ビットシフトと称す)が行われる。そして、この1ビットシフト後に、後の1ライン分の信号電荷が垂直転送部13から水平転送部15に転送される。

【0063】このように、垂直転送部13から水平転送部15へ信号電荷を転送する際に、まず1ライン分の信号電荷を転送した直後に水平転送部15において1ビットシフトを行い、その後次の1ライン分の信号電荷を転送することにより、図8から明らかなように、上下2ラインにおける斜め方向の信号電荷、即ち同じ色同士の信号電荷について水平転送部15内で加算が行われる。その後、この加算された信号電荷は、水平転送部15によって順に水平転送され、電荷電圧変換部16で信号電圧に変換されてCCD出力 VOU Tとして出力される。

【0064】上述したように、フレーム読み出しモードと加算読み出しモードの2つの動作モードをとり得るCCD撮像素子10を備えた固体撮像装置において、加算読み出しモード時に、垂直転送部13内で例えば2画素分の信号電荷を加算し、その後水平転送部15内で例えば2ライン分の信号電荷を加算するようにしたことにより、信号電荷を加算することなく独立に転送する場合に比べて出力ライン数が $1/4$ になるため、フレームレートがフレーム読み出しモードに対して4倍になり、また全画素の情報を出力できるため、画質および感度を向上できる。

【0065】しかも、加算読み出しモードの設定時には、センサ部11の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の例えば約 $1/4$ に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部13内および水平転送部15内で加算した4画素分の信号電荷との各電荷量が等しくなるので、センサ部11が飽和またはそれに近い状態にあっても、垂直2画素加算+水平2ライン加算に

伴って垂直転送部 13 内および水平転送部 15 内で信号電荷が溢れるのを未然に防止できる。

【0066】ここで、水平転送部 15 内で 2 ライン加算を行うようにするためには、図 7 および図 10 の各タイミングチャートの対比から明らかなように、4 相の垂直転送クロック $\phi V1 \sim \phi V4$ の周波数を 2 倍に設定する必要がある。ところが、垂直転送部 13 内での画素加算と組み合わせたことにより、水平転送部 15 内でのライン加算のみでフレームレートを上げる場合に比べれば、垂直転送クロック $\phi V1 \sim \phi V4$ の周波数は半分で済む。

【0067】すなわち、フレームレートを例えば 4 倍に上げる場合を例に採ると、水平転送部 15 内でのライン加算のみでフレームレートを上げる場合には、限られた水平ブランキング期間内で 4 ライン分の信号電荷の加算を行うことになることから、垂直転送クロック $\phi V1 \sim \phi V4$ の周波数を 4 倍に上げる必要があるが、垂直転送部 13 内での画素加算と水平転送部 15 内でのライン加算とを組み合わせることで、垂直転送クロック $\phi V1 \sim \phi V4$ の周波数を 2 倍に上げるだけで対応でることになる。

【0068】なお、上記第 2 具体例においては、加算読み出しモードの際に、垂直転送部 13 内で 2 画素加算、水平転送部 15 内で 2 ライン加算を行うとしたが、2 画素 + 2 ライン加算に限られるものではなく、3 画素以上 + 3 ライン以上の信号電荷を加算することも可能である。この場合、垂直加算する画素数を n ($n \geq 2$)、水平加算するライン数を m ($m \geq 2$) とした場合に、基板バイアス発生回路 20 で発生される基板バイアス V_{sub2} で決まるセンサ部 11 の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約 $1/(n \times m)$ に設定することで、画素加算に伴う垂直転送部 19 内および水平転送部 15 内での信号電荷の溢れを防止できる。

【0069】図 11 は、本発明の第 2 実施形態に係る固体撮像装置を示す概略構成図である。なお、本実施形態では、IT 方式の CCD 撮像素子を用いた場合を例に採って説明するものとする。

【0070】図 11 において、行列状に配列され、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部 51 と、これらセンサ部 51 の垂直列ごとに設けられ、各センサ部 51 から読み出しゲート部 52 によって読み出された信号電荷を垂直転送する CCD からなる複数の垂直転送部 53 とによって撮像エリア 54 が構成されている。

【0071】この撮像エリア 54 において、センサ部 51 は例えば PN 接合のフォトダイオードからなっている。このセンサ部 51 に蓄積された信号電荷は、読み出しゲート部 52 に読み出しパルス XSG が印加されることによって垂直転送部 53 に読み出される。垂直転送部

53 は、例えば 4 相の垂直転送クロック $\phi V1 \sim \phi V4$ によって転送駆動され、読み出された信号電荷を水平ブランキング期間内において 1 走査線 (1 ライン) に相当する部分ずつ順に垂直方向に転送する。

【0072】ここで、垂直転送部 53 において、1 相目および 3 相目の転送電極は、第 1 実施形態の場合と同様に、読み出しゲート部 52 のゲート電極を兼ねていることから、4 相の垂直転送クロック $\phi V1 \sim \phi V4$ のうち、1 相目の転送クロック $\phi V1$ と 3 相目の転送クロック $\phi V3$ が “L” レベル、“M” レベルおよび “H” レベルの 3 値をとるように設定されており、その 3 値目の “H” レベルのパルスが読み出しゲート部 52 の読み出しパルス XSG となる。

【0073】撮像エリア 54 の図面上の下側には、CCD からなる水平転送部 55 が配されている。この水平転送部 55 には、複数の垂直転送部 53 から 1 ラインに相当する信号電荷が順次転送される。水平転送部 55 は、例えば 2 相の水平転送クロック $\phi H1$, $\phi H2$ によって転送駆動され、複数の垂直転送部 53 から移された 1 ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。

【0074】水平転送部 55 の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部 56 が設けられている。この電荷電圧変換部 56 は、水平転送部 55 によって水平転送されてきた信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体からの光の入射量に応じた CCD 出力 VOUT として出力端子 57 から導出される。

【0075】上述したセンサ部 51、読み出しゲート部 52、垂直転送部 53、水平転送部 55 および電荷電圧変換部 56 等は基板 58 上に形成される。以上により、インターライン転送方式の CCD 撮像素子 50 が構成されている。

【0076】この CCD 撮像素子 50 を駆動するための先述した垂直転送クロック $\phi V1 \sim \phi V4$ および水平転送クロック $\phi H1$, $\phi H2$ は、タイミング発生回路 59 で発生される。このタイミング発生回路 59 は、CCD 撮像素子 50 を駆動する駆動手段として機能する。ここで、垂直転送クロック $\phi V1 \sim \phi V4$ のうち、1 相目、3 相目の垂直転送クロック $\phi V1 / \phi V3$ については、後述する間引き読み出しを実現するために、例えば 2 系統の垂直転送クロック $\phi V1A$, $\phi V1B / \phi V3A$, $\phi V3B$ が発生される。

【0077】図 12 に、間引き読み出しを実現するための垂直転送部 53 の転送電極の配線パターン例を示す。ここでは、行方向 (垂直方向) において 4 画素を繰り返し単位として、前半の 2 画素については信号電荷を読み出し、後半の 2 画素については信号電荷を読み出さない場合、即ち 2 ラインおきに 2 ラインずつ間引く間引き読み出しの場合を例に採って示している。

【0078】図12において、垂直転送クロック $\phi V1A$ 、 $\phi V1B$ 、 $\phi V2$ 、 $\phi V3A$ 、 $\phi V3B$ 、 $\phi V4$ を伝送するために計6本のバスライン62-1~62-6が配線されている。そして、垂直転送クロック $\phi V1A$ を伝送するバスライン62-1には1相目の転送電極63-1が3画素おきに接続され、垂直転送クロック $\phi V1B$ を伝送するバスライン62-2にはバスライン62-1に接続された以外の1相目の転送電極24-1が3画素おきに接続され、垂直転送クロック $\phi V2$ を伝送するバスライン62-3には4相目の転送電極63-4が1画素おきに接続されている。

【0079】また、垂直転送クロック $\phi V3A$ を伝送するバスライン62-4には3相目の転送電極63-3が3画素おきに接続され、垂直転送クロック $\phi V3B$ を伝送するバスライン62-5にはバスライン62-4に接続された以外の3相目の転送電極63-3が3画素おきに接続され、垂直転送クロック $\phi V4$ を伝送するバスライン62-6には2相目の転送電極24-2が1画素おきに接続されている。

【0080】垂直転送クロック $\phi V1A/\phi V1B$ 、 $\phi V3A/\phi V3B$ は、先述したように、その3値目の“H”レベルのパルスがセンサ部51から信号電荷を読み出すときに読み出しゲート部52を駆動する読み出しパルスXSGとなる。そして、フレーム読み出し動作の際には、図13(A)に示すように、垂直転送クロック $\phi V1A/\phi V1B$ 、 $\phi V3A/\phi V3B$ の各々に読み出しパルスXSGが立つのに対して、ライン間引き動作の際には、図13(B)に示すように、垂直転送クロック $\phi V1A$ 、 $\phi V3A$ のみに読み出しパルスXSGが立つことになる。

【0081】再び図1において、タイミング発生回路59は、垂直転送クロック $\phi V1(A/B)$ 、 $\phi V2$ 、 $\phi V3(A/B)$ 、 $\phi V4$ や水平転送クロック $\phi H1$ 、 $\phi H2$ 以外にも、電子シャッタ時に、センサ部51の各々に蓄積された信号電荷を、一斉に基板58に掃き出すために当該基板58に印加するシャッタパルス ϕSUB などの各種のタイミング信号をも適宜発生する構成となっている。

【0082】基板58の外部には、当該基板58をバイアスする基板バイアス V_{sub} を発生する基板バイアス発生回路60が設けられている。この基板バイアス発生回路60で生成された基板バイアス V_{sub} は、ダイオードDを経た後端子61を介して基板58に印加される。この基板バイアス V_{sub} の電圧値により、CCD撮像素子50のセンサ部51の飽和信号電荷量が決まる。その原理は、第1実施形態に係る固体撮像装置において説明した通りである。

【0083】一方、タイミング発生回路59で発生されるシャッタパルス ϕSUB は、コンデンサCで直流カットされた後、端子61を介して基板58に印加される。

端子61とグランドとの間には抵抗Rが接続されている。なお、ダイオードDは、シャッタパルス ϕSUB の“L”レベルを基板バイアス V_{sub} の直流レベルにクランプする作用をなす。

【0084】なお、本例では、基板バイアス発生回路60を基板58の外部に設ける構成を採っているが、第1実施形態の場合と同様に、基板バイアス発生回路60をダイオードDと共に基板58上に形成する構成を採ることも可能である。

10 【0085】この基板バイアス発生回路60は、動作モードに応じて基板バイアス V_{sub} の電圧値を変えることで、センサ部51の飽和信号電荷量を例えば2段階に切り換える飽和信号電荷量設定手段として機能する。すなわち、一例として、フレーム読み出しモードと特殊読み出しモードとで異なる電圧値の基板バイアス V_{sub} を発生するようになっている。

【0086】ここで、特殊読み出しモードとは、読み出しゲート部52に対して所定の繰り返し単位ごとに読み出しパルスXSGを印加して、一部のラインの画素の信号電荷のみを読み出す間ライン引き読み出し動作と、垂直転送部53内および水平転送部55内の少なくとも一

方でn画素($n \geq 2$)の信号電荷を加算する加算読み出し動作との組み合わせによる動作モードのことを言う。

【0087】具体的には、基板バイアス発生回路60は、制御電圧DCINが“L”レベルとなるフレーム読み出しモードでは基板バイアス V_{sub1} を発生し、制御電圧DCINが“H”レベルとなる特殊読み出しモードでは基板バイアス V_{sub1} よりも高い電圧値の基板バイアス V_{sub2} を発生する。ここで、フレーム読み

30 出しモード時の基板バイアス V_{sub1} の電圧値は、デバイス個々の製造ばらつきに伴うセンサ部51における後述するオーバーフローバリアのポテンシャルのばらつきを考慮して基板58ごとに最適値に設定される。

【0088】これに対して、特殊読み出しモード時の基板バイアス V_{sub2} の電圧値は、垂直転送部53内および水平転送部55内の少なくとも一方でN画素分($N \geq 2$)の信号電荷の加算が行われる場合、センサ部51の飽和信号電荷量がフレーム読み出しモード時の飽和信号電荷量の約 $1/N$ になるように設定される。このように、特殊読み出しモード時には、基板バイアス発生回路60からフレーム読み出しモード時の基板バイアス V_{sub1} よりも高い電圧値の基板バイアス V_{sub2} が発生されることで、センサ部61の飽和信号電荷量がフレーム読み出しモード時の約 $1/N$ になる。

【0089】次に、上記構成の第2実施形態に係る固体撮像装置における特殊読み出しモードでの動作について説明する。

【0090】(第1具体例)第1具体例に係る固体撮像装置では、色分離が可能なように、図11のCCD撮像素子50として、図14に示すように、補色の 2×8 配

列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向（垂直方向）において例えば4画素を繰り返し単位として、その4画素のうちの2画素についてのみセンサ部51から信号電荷を読み出すライン間引き動作に加えて、垂直転送部53内で例えば2画素分の信号電荷を加算する加算読み出し動作が行われるものとする。

【0091】まず、特殊読み出しモードが設定されると、基板バイアス発生回路60に対して“H”レベルの制御電圧DCINが与えられる。すると、基板バイアス発生回路60は、垂直転送部53内で加算する画素数に対応した電圧値の基板バイアス V_{sub2} を発生する。本具体例では、垂直転送部53内で2画素分の信号電荷の加算が行われることから、それに対応して基板バイアス V_{sub2} の電圧値が設定される。

【0092】このように、垂直転送部53内での計2画素分の信号電荷の加算に対応した電圧値の基板バイアス V_{sub2} で基板58をバイアスすることで、この特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。

【0093】ここで、このライン間引き+垂直転送部53内2画素加算の場合の特殊読み出しモード時の動作について、図15および図16のタイミングチャートを用いて説明する。図15は4相の垂直転送クロック $\phi V1$ （A/B）、 $\phi V2$ 、 $\phi V3$ （A/B）、 $\phi V4$ の垂直同期タイミングを、図16は水平同期タイミングをそれぞれ示している。また、図14において、各画素の横には、各画素に与えられる2系統の垂直転送クロック $\phi V1A/\phi V1B$ 、 $\phi V3A/\phi V3B$ と各画素との対応関係を示している。

【0094】まず、図15のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目、3相目の垂直転送クロック $\phi V1A$ 、 $\phi V3A$ に“H”レベルの読み出しパルスXSGが立つことで、行方向において2画素ごとに2画素おきにセンサ部51の信号電荷が垂直転送部53に読み出される。これが、本具体例でのライン間引き動作である。そして、読み出された2画素ごとの信号電荷は、垂直転送部53内で加算される。

【0095】具体的には、図14から明らかなように、1行目の各画素と2行目の各画素について、5行目の各画素と6行目の各画素について、9行目の各画素と10行目の各画素について、……という具合に、2画素を単位としてセンサ部51から信号電荷が垂直転送部53に読み出され、かつ垂直転送部53内において読み出された2画素ごとに信号電荷の加算が行われる。

【0096】そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期

間において、4相の垂直転送クロック $\phi V1$ （A/B）、 $\phi V2$ 、 $\phi V3$ （A/B）、 $\phi V4$ の図16に示すタイミング関係によって2ライン分の垂直転送が行われる。このとき、後の1ライン分については、ライン間引き動作によって信号電荷が存在しないことから、水平転送部55には1ライン分の信号電荷が転送される。この1ライン分の信号電荷は、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。

10 【0097】上述したように、フレーム読み出しモードと特殊読み出しモードの2つの動作モードをとり得るCCD撮像素子50を備えた固体撮像装置において、特殊読み出しモードの設定時に、行方向において2画素ごとに2画素おきにセンサ部51からの信号電荷の読み出しを間引く（ライン間引き）とともに、読み出した信号電荷については垂直転送部53内で2画素ごとに加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数

20 数が1/4になるため、フレームレートがフレーム読み出しモードに対して4倍になる。
【0098】しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部53内で加算した2画素分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、2画素加算に伴って垂直転送部53内および水平転送部55内で信号電荷が溢れるのを未然に防止できる。

30 【0099】なお、上記第1具体例に係る加算読み出し動作では、垂直転送部53内で2画素加算を行うとしたが、2画素加算に限られるものではなく、3画素以上の信号電荷を垂直転送部53内で加算することも可能である。この場合、加算する画素数を n 個（ $n \geq 2$ ）とした場合、基板バイアス発生回路60で発生される基板バイアス V_{sub2} で決まるセンサ部51の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約1/nに設定することで、画素加算に伴う垂直転送部53内および水平転送部55内での信号電荷の溢れを防止で

40 ける。
【0100】（第2具体例）第2具体例に係る固体撮像装置では、図11のCCD撮像素子50として、図17に示すように、原色（R、G、B）の2×2配列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向において例えば16画素を繰り返し単位として、その16画素のうちの4画素についてのみセンサ部51から信号電荷を読み出す、換言すれば16画素につき12画素の信号電荷を間引くライン間引き動作に加えて、水平転送部55内で例えば2ライン分の信号電荷を加算

する加算読み出し動作が行われるものとする。

【0101】この第2具体例に係る特殊読み出しモードでは、水平転送部55内で2ライン（2画素）分の信号電荷の加算が行われることから、その加算ライン数に対応して基板バイアス V_{sub2} の電圧値が設定される。これにより、特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。

【0102】また、16画素につき12画素を間引くライン間引き動作を実現するために、垂直転送クロック $\phi V1 \sim \phi V4$ のうち、1相目、3相目の垂直転送クロック $\phi V1$ 、 $\phi V3$ については、3系統の垂直転送クロック $\phi V1A/\phi V1B/\phi V1C$ 、 $\phi V3A/\phi V3B/\phi V3C$ が、タイミング発生回路59で生成されることになる。

【0103】ここで、このライン間引き+水平転送部52内2ライン加算の場合の特殊読み出しモード時の動作について、図18および図19のタイミングチャートを用いて説明する。図18は4相の垂直転送クロック $\phi V1(A/B/C)$ 、 $\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の垂直同期タイミングを、図19は水平同期タイミングをそれぞれ示している。

【0104】また、図17において、各画素の横には、各画素に与えられる3系統の垂直転送クロック $\phi V1A/\phi V1B/\phi V1C$ 、 $\phi V3A/\phi V3B/\phi V3C$ についての各画素との対応関係を示している。なお、垂直転送クロック $\phi V1(A/B/C)$ 、 $\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の各画素への伝送系については、図12に示した配線原理に則ってパターン配線されるものとする。

【0105】先ず、図18のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目、3相目の垂直転送クロック $\phi V1A$ 、 $\phi V3A$ に“H”レベルの読み出しパルスXSGが立つことで、行方向において16画素を繰り返し単位として、その16画素のうちの4画素についてのみセンサ部51の信号電荷が垂直転送部53に読み出される。換言すれば、16画素について12画素の信号電荷が間引かれる。これが、これが本具体例でのライン間引き動作である。

【0106】具体的には、図17から明らかなように、1行目から16行目を繰り返し単位とし、1行目、3行目、10行目および12行目の各画素についてのみ信号電荷が読み出され、残りの2行目、4行目～9行目、11行目、13行目～16行目の各画素については信号電荷が間引かれることになる。そして、読み出された各信号電荷は、垂直転送部53内で加算されることなく、順次垂直転送されて水平転送部55に供給される。

【0107】この垂直転送部53から水平転送部55への信号電荷の転送の際には、水平ブランキング期間において、4相の垂直転送クロック $\phi V1(A/B/C)$ 、

$\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の図19に示すタイミング関係によって4ライン（4行）単位で垂直転送が行われる。これにより、最初の4ライン分について見れば、1ライン目、3ライン目についてのみ信号電荷が存在することから、2ライン（2画素）分の信号電荷が水平転送部55内で加算されることになる。その後、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。

【0108】上述したように、特殊読み出しモードの設定時に、行方向において16画素を繰り返し単位として、その16画素のうちの12画素についてセンサ部51からの信号電荷の読み出しを間引く（ライン間引き）とともに、読み出した信号電荷については水平転送部55内で2ライン分を加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数が $1/8 (= 4/16 \div 2)$ になるため、フレームレートがフレーム読み出しモードに対して8倍になる。

【0109】しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、水平転送部55内で加算した2ライン分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、2ライン加算に伴って水平転送部55内で信号電荷が溢れるのを未然に防止できる。

【0110】なお、上記第2具体例に係る加算読み出し動作では、水平転送部55内で2ライン加算を行うとしたが、2ライン加算に限られるものではなく、例えば第2具体例のように、16ラインを繰り返し単位としてそのうちの4ライン分の信号電荷を読み出す場合には、その読み出した4ライン分の信号電荷を水平転送部55内でライン加算することも可能である。この場合には、特殊読み出しモード時の飽和信号電荷量をフレーム読み出しモード時の約1/4に設定すれば良い。

【0111】また、水平転送部55での加算ライン数を1つに固定する必要はなく、このライン加算モードについては、例えば加算ライン数が x 個（ $x \geq 2$ ）の場合と y 個（ $x > y$ ）の場合の2種類以上の動作モードを設定し、それを適宜選択できるようにすることも可能である。この場合には、各動作モード時の飽和信号電荷量がフレーム読み出しモード時の約 $1/x$ と約 $1/y$ となるように、基板バイアス発生回路60で発生される基板バイアス V_{sub2} を、各動作モードに応じて切り換えるようにすれば良い。

【0112】（第3具体例）第3具体例に係る固体撮像装置では、色分離が可能のように、図11のCCD撮像素子50として、図20に示すように、原色の 2×2 配

列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向において例えば16画素を繰り返し単位として、その16画素のうちの8画素についてのみセンサ部51から信号電荷を読み出す、換言すれば16画素につき8画素の信号電荷を間引くライン間引き動作に加えて、水平転送部55内で例えば4ライン分の信号電荷を加算する加算読み出し動作が行われるものとする。

【0113】この第3具体例に係る特殊読み出しモードでは、水平転送部55内で4ライン（4画素）分の信号電荷の加算が行われることから、その加算ライン数に対応して基板バイアス V_{sub2} の電圧値が設定される。これにより、特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約 $1/4$ に設定される。

【0114】また、16画素につき8画素を間引くライン間引き動作を実現するために、垂直転送クロック $\phi V1 \sim \phi V4$ のうち、1相目、3相目の垂直転送クロック $\phi V1$ 、 $\phi V3$ については、第2具体例の場合と同様に、3系統の垂直転送クロック $\phi V1A/\phi V1B/\phi V1C$ 、 $\phi V3A/\phi V3B/\phi V3C$ が、タイミング発生回路59で生成されることになる。

【0115】ここで、このライン間引き+水平転送部52内4ライン加算の場合の特殊読み出しモード時の動作について、図21および図22のタイミングチャートを用いて説明する。図21は4相の垂直転送クロック $\phi V1(A/B/C)$ 、 $\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の垂直同期タイミングを、図22は水平同期タイミングをそれぞれ示している。

【0116】また、図20において、各画素の横には、各画素に与えられる3系統の垂直転送クロック $\phi V1A/\phi V1B/\phi V1C$ 、 $\phi V3A/\phi V3B/\phi V3C$ についての各画素との対応関係を示している。なお、垂直転送クロック $\phi V1(A/B/C)$ 、 $\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の各画素への伝送系については、図12に示した配線原理に則ってパターン配線されるものとする。

【0117】まず、図21のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目、3相目の垂直転送クロック $\phi V1A/\phi V1B$ 、 $\phi V3A/\phi V3B$ に“H”レベルの読み出しパルスXSGが立つことで、行方向において16画素を繰り返し単位として、その16画素のうちの8画素についてのみセンサ部51の信号電荷が垂直転送部53に読み出される。換言すれば、16画素について8画素の信号電荷が間引かれる。これが、本具体例でのライン間引き動作である。

【0118】具体的には、図20から明らかなように、1行目から16行目を単位とし、1行目、3行目、5行目、7行目、10行目、12行目、14行目および16行目の各画素について信号電荷が読み出され、残りの2

行目、4行目、6行目、8行目、9行目、11行目、13行目および15行目の各画素については信号電荷が間引かれることになる。そして、読み出された各信号電荷は、垂直転送部53内で加算されることなく、順次垂直転送されて水平転送部55に供給される。

【0119】この垂直転送部53から水平転送部55への信号電荷の転送の際には、水平ブランキング期間において、4相の垂直転送クロック $\phi V1(A/B/C)$ 、 $\phi V2$ 、 $\phi V3(A/B/C)$ 、 $\phi V4$ の図22に示すタイミング関係によって4ライン（4行）単位で垂直転送が行われる。これにより、最初の4ライン分について見れば、1ラインおきに信号電荷が存在することから、4ライン（2画素）分の信号電荷が水平転送部55内で加算されることになる。その後、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。

【0120】上述したように、特殊読み出しモードの設定時に、行方向において16画素を繰り返し単位として、その16画素のうちの8画素についてセンサ部51からの信号電荷の読み出しを間引く（ライン間引き）とともに、読み出した信号電荷については水平転送部55内で4ライン分を加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数が $1/8 (= 8/16 \div 4)$ になるため、フレームレートがフレーム読み出しモードに対して8倍になる。

【0121】しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約 $1/4$ に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、水平転送部55内で加算した4ライン分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、4ライン加算に伴って水平転送部55内で信号電荷が溢れるのを未然に防止できる。

【0122】なお、上記第3具体例に係る加算読み出し動作では、水平転送部55内で4ライン加算を行うとしたが、4ライン加算に限られるものではなく、例えば第3具体例のように、16ラインを繰り返し単位としてそのうちの8ライン分の信号電荷を読み出す場合には、その読み出した8ライン分の信号電荷を水平転送部55内でライン加算することも可能である。この場合には、特殊読み出しモード時の飽和信号電荷量をフレーム読み出しモード時の約 $1/8$ に設定すれば良い。

【0123】また、水平転送部55での加算ライン数を1つに固定する必要はなく、このライン加算モードについては、例えば加算ライン数が x 個（ $x \geq 2$ ）の場合と y 個（ $y > x$ ）の場合の2種類以上の動作モードを設定し、それを適宜選択できるようにすることも可能である。この場合には、各動作モード時の飽和信号電荷量が

フレーム読み出しモード時の約 $1/x$ と約 $1/y$ となるように、基板バイアス発生回路 60 で発生される基板バイアス V_{sub2} を、各動作モードに応じて切り換えるようにすれば良い。

【0124】以上説明した第1、第2実施形態では、各画素から読み出した信号電荷を独立に垂直転送する読み出し方式が、インターレースに対応したフレーム読み出し方式の CCD 撮像素子に適用した場合を例に採って説明したが、これに限られるものではなく、全画素の信号電荷を同一時刻に一斉に読み出し、かつ各画素の信号電荷を独立に転送する全画素読み出し方式の CCD 撮像素子にも同様に適用可能である。

【0125】また、上記各実施形態においては、画素加算あるいはライン加算の際の各画素の飽和信号電荷量を、縦型オーバーフローレイン構造（図3を参照）を有する CCD 撮像素子において、基板バイアス V_{sub} を通常の動作モード時と変えることによって設定する構成としたが、これに限定されるものではない。

【0126】例えば、画素ごとにオーバーフローレインを有するいわゆる横型オーバーフローレイン構造を有する CCD 撮像素子においては、各画素のオーバーフローバリアのポテンシャルを決める直流バイアスを動作モードに応じて変えることによって、画素加算あるいはライン加算の際の各画素の飽和信号電荷量を設定することができる。

【0127】また、水平転送部内でのみ加算を行う動作モードを採る場合には、垂直転送部から水平転送部へ信号電荷を転送する V-H 転送領域において、垂直転送部ごとに転送チャネルの横にオーバーフローレインを設けるとともに、そのオーバーフローバリアのポテンシャルを直流バイアスによって決める構成とし、その直流バイアスを動作モードに応じて変えることにより、ライン加算の際の各画素の飽和信号電荷量を設定するようにすることもできる。

【0128】図23は、上記各実施形態に係る固体撮像装置を撮像デバイスとして用いた本発明に係るカメラシステムの概略構成図である。本カメラシステムは、例えばデジタルスチルカメラとして用いられる。

【0129】本カメラシステムにおいて、CCD 撮像素子 71 として、先述した第1実施形態に係る CCD 撮像素子、即ちフレーム読み出し（又は、全画素読み出し）と、垂直転送部内画素加算又は水平転送部内ライン加算との組み合わせによる読み出しが可能な CCD 撮像素子や、第2実施形態に係る CCD 撮像素子、即ちフレーム読み出し（又は、全画素読み出し）と、間引き読み出しと垂直転送部内画素加算又は水平転送部内ライン加算との組み合わせによる読み出しが可能な CCD 撮像素子が用いられる。

【0130】CCD 撮像素子 71 の撮像面上には、被写体（図示せず）から入射される像光が、レンズ 72 等の

光学系を通して結像される。この CCD 撮像素子 71 は、先述したタイミング発生回路 11/59 などを含む CCD 駆動回路 73 によって駆動される。CCD 撮像素子 71 の基板には、基板バイアス発生回路 74 で発生される基板バイアス V_{sub} が印加される。この基板バイアス発生回路 74 として、第1実施形態で説明した基板バイアス発生回路 20 あるいは第2実施形態で説明した基板バイアス発生回路 60 が用いられる。

【0131】CCD 撮像素子 71 の出力信号（CCD 出力 VOUT）は、次段の信号処理回路 75 において、自動ホワイトバランス（AWB）調整などの種々の信号処理が行われた後、撮像信号として外部に出力される。また、CCD 撮像素子 71 の動作モードを設定するための動作モード設定部 76 が設けられている。この動作モード設定部 76 では、一例として、静止画を撮影するための通常撮像モードと、撮影画像を液晶モニタ等でモニタリングするためのモニタリングモードとが設定される。

【0132】この動作モード設定部 76 で設定された動作モードを表わすモード情報は、CCD 駆動回路 73、基板バイアス発生回路 74 および信号処理回路 75 に供給される。CCD 駆動回路 73 は、通常撮像モードの設定時には、フレーム読み出し動作（又は、全画素読み出し動作）を行うように CCD 撮像素子 71 を駆動し、モニタリングモードの設定時には、第1実施形態における第1、第2の具体例で説明した加算読み出し動作、あるいは第2実施形態における第1～第3の具体例で説明した特殊読み出し動作を行うように CCD 撮像素子 71 を駆動する。

【0133】基板バイアス発生回路 74 は、通常撮像モードの設定時には、CCD 撮像素子 71 の個々の製造ばらつきに伴うセンサ部のオーバーフローバリアのポテンシャルのばらつきを考慮して最適値に設定された基板バイアス V_{sub1} を CCD 撮像素子 71 の基板に与え、モニタリングモードの設定時には、加算画素数を n ($n \geq 2$)、加算ライン数を m ($m \geq 2$) とした場合に、画素の飽和信号電荷量が通常撮像モード時の約 $1/n$ 、約 $1/m$ 又は約 $1/(n \times m)$ となるように電圧値が設定された基板バイアス V_{sub2} を与える。

【0134】上述したように、CCD 撮像素子 71 を備えたカメラシステムにおいて、モニタリングモード時には、第1実施形態に係る加算読み出し動作、あるいは第2実施形態に係る特殊読み出し動作を行うとともに、画素の飽和信号電荷量を通常撮像モード時の例えば $1/2$ 程度に設定することにより、画素加算あるいはライン加算に伴う垂直転送部内および水平転送部内での信号電荷の溢れを防止しつつ、フレームレートを通常撮像モード時に比べて大幅に上げることができるため、撮影画像をなめらかな動画としてモニタリングできることになる。

【0135】なお、ここでは説明を簡単にするために、撮影画像を液晶モニタ等でモニタリングする際に、第1

実施形態の加算読み出し動作、あるいは第2実施形態の特殊読み出し動作を行うとしたが、実際には、AF制御、AWB制御、AE制御等を行う際にも、これらの読み出し動作が行われる。この場合には、各種の自動制御装置の応答速度を上げることができることから、CCD撮像素子71の多画素化に対応できるため、より高性能のカメラシステムを実現できることになる。

【0136】

【発明の効果】以上説明したように、本発明によれば、固体撮像素子の動作モードとして、複数のセンサ部から読み出された信号電荷を独立に垂直転送する第1の動作モードと、垂直転送部中で例えば2画素分の信号電荷を加算して垂直転送する第2の動作モードとを択一的に設定し、第2の動作モード時には、センサ部の飽和信号電荷量を第1の動作モード時の飽和信号電荷量の約1/2に設定するようにしたことにより、第2の動作モードでは、垂直転送クロックの周波数を上げずに、第1の動作モードの場合に比べて出力ライン数を1/2にできるため、フレームレートを第1の動作モードに対して2倍にでき、しかも第2の動作モードでの加算後の信号電荷量が第1の動作モードで読み出された信号電荷量が等しくなるため、加算された信号電荷が垂直転送部および水平転送部で溢れるのを未然に防止できることになる。

【0137】本発明ではさらに、固体撮像素子の動作モードとして、複数のセンサ部から読み出された信号電荷を独立に垂直転送する第1の動作モードと、複数のセンサ部から所定の繰り返し単位の画素のみの信号電荷を読み出した後、垂直転送部中および水平転送部中の少なくとも一方で例えば2画素分の信号電荷を加算して転送する第2の動作モードとを択一的に設定し、第2の動作モード時には、センサ部の飽和信号電荷量を第1の動作モード時の飽和信号電荷量の約1/2に設定するようにすることにより、第2の動作モードでは、行方向において例えば4画素を繰り返し単位としてそのうちの2画素の信号電荷を間引いた際に、第1の動作モードの場合に比べて出力ライン数を1/4にできるため、フレームレートを第1の動作モードに対して4倍にでき、しかも第2の動作モードでの加算後の信号電荷量が第1の動作モードで読み出された信号電荷量と等しくなるため、加算された信号電荷が垂直転送部および水平転送部で溢れるのを未然に防止できることになる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る固体撮像素子を示す概略構成図である。

【図2】基板バイアス発生回路に与えられる制御電圧DCINと基板バイアスVsubとの関係を示す波形図である。

【図3】センサ部周辺の基板深さ方向の構造を示す断面図である。

【図4】センサ部周辺の基板深さ方向のポテンシャル図

である。

【図5】第1実施形態の第1具体例を示す概略構成図である。

【図6】第1具体例の場合の垂直同期タイミングチャートである。

【図7】第1具体例の場合の水平同期タイミングチャートである。

【図8】第1実施形態の第2具体例を示す概略構成図である。

【図9】第2具体例の場合の垂直同期タイミングチャートである。

【図10】第2具体例の場合の水平同期タイミングチャートである。

【図11】本発明の第2実施形態に係る固体撮像素子を示す概略構成図である。

【図12】ライン間引き動作を実現するための垂直転送クロックの伝送系の一例の配線パターン図である。

【図13】読み出しパルスXSGの波形図であり、(A)はフレーム読み出し動作モードの場合を、(B)はライン間引き動作モードの場合をそれぞれ示している。

【図14】第2実施形態の第1具体例を示す概略構成図である。

【図15】第1具体例の場合の垂直同期タイミングチャートである。

【図16】第1具体例の場合の水平同期タイミングチャートである。

【図17】第2実施形態の第2具体例を示す概略構成図である。

【図18】第2具体例の場合の垂直同期タイミングチャートである。

【図19】第2具体例の場合の水平同期タイミングチャートである。

【図20】第2実施形態の第3具体例を示す概略構成図である。

【図21】第3具体例の場合の垂直同期タイミングチャートである。

【図22】第3具体例の場合の水平同期タイミングチャートである。

【図23】本発明の係るカメラシステムの構成の一例を示すブロック図である。

【図24】フレーム読み出し動作の概念図である。

【図25】フレーム読み出し動作の場合の垂直同期タイミングチャートである。

【図26】フレーム読み出し動作の場合の水平同期タイミングチャートである。

【図27】ライン間引き動作の概念図である。

【図28】ライン間引き動作の場合の垂直同期タイミングチャートである。

【図29】ライン間引き動作の場合の水平同期タイミン


グチャートである。

【符号の説明】


10, 50...CCD撮像素子、11, 51センサ部、1

3, 53...垂直転送部、15, 55...水平転送部、1
6, 56...電荷電圧変換部、19, 59...タイミング
発生回路、20, 60...基板バイアス発生回路


【図1】




【図4】




【図9】




【図2】




【図5】




【図3】



【図6】




【図7】




BEST AVAILABLE COPY


【図8】




【図10】




【図14】




【図11】





【図15】



【図16】



【図17】




(A) フレーム読み出し動作モード


(B) ライン間引き動作モード

BEST AVAILABLE COPY


【図12】



【図18】




【図21】






【図19】

【図20】


【図26】



【図22】




【図28】




【図23】


【図25】




【図24】



【図27】



【図29】



BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)